Algoritmos no Sistolicos para la Multiplicacion de Matrices en FPGAs

Title	Algoritmos no Sistolicos para la Multiplicacion de Matrices en FPGAs
Publication Type	Conference Paper
Año de publicación	2006
Autores	Bravo, I, Jimenez, P, Mazo, M, Lazaro, JL, de las Heras, JJ
Idioma de publicación	Spanish
Conference Name	VI Jornadas sobre Computacion Reconfigurable y Aplicaciones (JCRA'06)
Volumen	1
Sección	1
Numero de volúmenes	1
Páginas	86-91
Editorial	ARCO (Grupo de Arquitectura de Computadores y Diseño Logico, UNEX)
Conference Location	Caceres (SPAIN)
Fecha de publicación	09/2006
Numero ISBN	84-611-1315-2
Palabras clave	Algoritmos no sistolicos, field-programmable gate array (FPGA), multiplicacion de matrices
Resumen	Este trabajo evalua diferentes algoritmos de multiplicacion de matrices para FPGA’s (Field Programmable Gate Array). Esta operacion es muy habitual en numerosos algoritmos de procesado de señales e imagenes, por lo que su ambito de actuacion es muy diverso. Dentro de este análisis no se recogen los basados en arquitecturas sistolicas ya que estas consumen un elevado numero de multiplicadores, siendo inviable su empleo para aplicaciones con tamaño de matrices grandes.

Attachment	Size
Algoritmos_no_Sistolicos__para_la_Multiplicacion_de_Matrices_en_FPGAs_JCRA_BRAVO_06.pdf	345.91 KB

Geintra